6ES7214-1AD23-0XB8产品特点

6ES7214-1AD23-0XB8产品特点1. 引言　　　印花工序是将染料或颜料配置成色桨(染料＋糊料＋化学药剂)，在织物上按预先设定的花样图案上染，并进行织物烘燥，使其获得各色花纹图案的过程，常用印花设备有辊筒印花机、平网印花机和圆网印花机等。　　平网印花机由进布装置、对中装置、印花单元、水洗装置、导带驱动装置、机身提升装置、烘干机等组成，印花织物由进布装置粘贴在沿经向循环运行的印花导带上，经对中装置导入印花单元；印花时，导带静止，印花装置的筛网下降，刮印器刮印，刮印完毕，筛网提升，织物随导带向前移动一个花回(筛网中花纹的长度)，进入下一个印花单元；印花结束后，由水洗装置清洗导带，印好的织物由导带送入烘干机烘干后，以叠布方式导出落入布车。根据工艺和用户需求，每台平网印花联合机一般配有10～16套印花单元，印花台板的长度达20m以上。    双伺服传动平网印花机通过采用两套伺服系统分别传动印花导带的前后两个传动辊，在保证工艺要求的对花精度(?0.1mm)基础上，大幅度提高了导带速度(高60m/min)，从而提高了印花效率；印花单元的传动系统采用变频器控制的交流电机驱动，经减速后驱动刮印器往复运动，其刮印速度、往返次数、以及刮印距离等均可调节，以满足工艺要求；同时，印花单元相对于导带的间歇运动，需要及时完成筛网下降、刮印、筛网上升动作，以大地提高印花速度；此外，贴布辊和烘房导带为连续工作方式，相对于间歇运动的印花导带，三者之间必须保持同步。2. 控制系统方案    双伺服传动平网印花机控制系统采用施耐德电气公司的中型PLC－Premium为控制核心，通过TSXCAY22伺服控制模板控制Lexium伺服系统(驱动器和交流伺服电机)实现印花导带前后两个传动辊的同步运行和定位控制；通过模拟量输出信号控制Twin Line伺服系统实现对中装置的精密控制；每套印花单元采用Twido系列PLC、ATV31系列变频器以及TSX08 HMI文本图形显示器控制，Twido PLC与Premium PLC通过Modbus总线连接，整个系统采用10.4” Magelis XBT-G 彩色TFT触摸屏(XBT G5330)进行参数设定、显示等操作和系统监控。3. 控制系统说明    Lexium伺服系统是施耐德电气公司推出的全数字伺服环控制解决方案，驱动器功率范围为1.5 ～75A，内置EMC滤波器和制动电阻，具有高闭环响应特性(转矩控制： 62.5us、速度/位置位置控制： 250us)，允许208 ～480VAC宽电压输入，同时具有Unibbbb Commissioning 软件自动配置闭环参数和负载示波器仿真等功能；伺服电机为高转矩、高惯量交流无刷电机，转矩范围：0.4～100Nm，具有IP65/67防护等级，内置解码器(可选SERCOS码盘)，可选制动器。    TSX CAY 22 是Premium PLC 2个独立轴(无限轴)位置控制伺服模板，是为满足机器制造中对兼具高性能运动控制和顺序控制要求而设计的，内置主/从功能、自动纠偏(Auto Offset) 、集成闭环控制器(阻止停车过位)等功能，反馈信号为250 kHz 增量式码盘/1M Hz 式码盘(SSI 协议)。通过PL7 Pro编程软件中的特定配置和调试窗口以及SMOVE运动控制命令，可以方便地实现预定的运动控制功能。4. 同步控制方案同步控制原理如下图所示：5. Lexium伺服系统与Twin Line伺服系统的定位现场设备： 现场设备例如 I/O 模块、交流驱动器、仪器或其它任何需要与 PLC 交换数据的自动化设备。这些应用已经成为传统现场总线系统的基本任务，例如 Profibus-DP, DeviceNet 或 AS-Interface 总线。 PLC 通常作为主站与现场设备连接。HMI：人机界面设备既可以与现场设备连接显示生产线上的数据，也可以与作为一个监视系统与 PLC 相连。作为一个现场设备，通常是 PLC作主站，这是传统现场总线的典型应用。当与监视系统相连时，PLC 一般与 HMI 进行大量的数据交换。而这种应用通常是通过专用基于串行或以太网的专用协议实现的。企业系统：当PLC 与 ERP 系统相连，PLC 的任务应该是完成实时性较高的任务和工厂级的数据处理，而 ERP 将PLC 中的数据提取出来输入企业资源计划的其它系统。数据访问不应影响 PLC 的控制任务和性能。在过去，这必须通过非常昂贵的专用驱动来完成，而现在 OPC 已经成为一种工业标准实现 PLC 和 ERP 系统的互联。HMS 提供多种不同的 Anybus 嵌入式产品用于 PLC 应用:Anybus-M 主站接口模块Anybus-M 系列可互换通讯卡可以实现一次设计即可具备多种主从通讯功能，很多情况下这对于 PLC 是非常有用的。 Anybus-M 主站接口模块已经被多家 PLC 制造商用于他们的产品以支持现场总线和工业以太网。Anybus-CompactCom 即插式接口模块这是 HMS 新开发的高性能低价格嵌入式单元，将全部的通讯技术，包括硬件和软件集成在一个紧凑的单元中。 Anybus-CompactCom 高度的可互换性为小型 PLC 提供了大的灵活性，经过一次设计就可以支持所有主流工业网络。 Anybus-OPC 服务器Anybus OPC 服务器是与的 OPC 技术提供商 Matrikon 公司合作开发的。 Matrikon 为 HMS 提供了 OPC Server 的贴标产品，同时还使用 HMS Anybus-S API 开发了硬件访问驱动。信息社会的标志性产品是电子产品，现代电子产品的性能越来越高，复杂度越来越大。在当今信息时代，数字技术已成主流。数字信号处理技术(DSP)在许多领域内具有广泛的用途，如雷达、图象处理、数据压缩和数字通信机等。传统的解决数字信号系统设计问题的方法主要有两种：(1)采用DSP处理器，(2)采用固定功能的DSP器件或ASIC器件。随着DSP系统复杂程序和功能要求的提高，这些DSP解决方案暴露出缺陷。DSP处理器方案成本低，但处理数据的实时性能差，限制了它在高速和实时系统中的应用；固定功能的DAP器件或ASIC器件可提供良好的实时性，但其灵活性差，不适合在实验室或技术开发等场和使用。现在，大规模可编程逻辑器件为DSP提供了第三种方案，CPLD及FPGA和DSP技术结合，能够在集成度、速度和系统功能方面满足DSP的需要，同时具备DSP处理器的灵活性和固定功能DSP芯片的实时性［2］。?      加法器和乘法器是构成所有DSP系统的基本结构。加法器是基本的DSP算法，无论乘法、减法、除法或FFT运算终也要分解为加法运算。应用传统的二进制数表示实现的许多超大规模集成运算电路可完成大量数据的实时运算，但进位限制了运算速度［3］。因此，一个没有进位的求和运算系统是众所期望的。?      SD数是一种性能优良的数值表示形式［4］，在运算过程中可限制进位的产生，且位数的增加不影响运算速度，实现了真正意义上的并行运算。在本文中我们提出了一种新型的基于以2为基数p位SD数表示的加法电路。以下给出了SD数的表示方法，并用SD数在可编程逻辑器件［2］上用硬件描述语言(VHLD)实现SD加法器。1  以2为基数的SD数表示方法?2  用SD数表示的求和算法      应用以上SD数表示方法，无需进位即可实现加法运算。而通常以二进制数表示的加法运算过程中都要产生因为，位数越多产生的进位越多，将严重影响运算速度［1］。两个p位SD数相加，即s=a+b，可通过以下两步实现。?    设ci、mi和si分别是第i位SD数(i=0,1,2,…，p-1)的中间进位、中间和及结果，每一位都按以下两个步骤进行计算。p=5时，a=(1,0,-1,-1,-1)SD＝9，b=(1,-1,0,-1,-1)SD＝5，图1说明了不同p值的SD数表示的5+9=14的计算过程。?　       由图1可知，应用以上算法实现的求和过程只需两步即可完成，且运算速度与操作数位数无关。而传统的二进制数求和运算则有进位产生，并行进位加法器结构简单，但产生的进位信号逐级传递，降低了运算速度，操作数位数越多，运算速度越慢；超前进位加法器可缩短运算进间，但增加了电路复杂程度，当加法器位数增加时电路的复杂程度随之急剧上升［1］。SD加法器可克服其缺点。??3  用VHLD实现SD加法器?      根据SD数求和算法基础上，图2给出了SD加法器的方框图。一个p位SD加法器由p个基本运算单元?SD全加器(SDFA)组成，每一个SDFA包含ADD1和ADD2，ADD1执行上述算法中的步，ADD2执行第二步。SDFA的逻辑电路可用VHDL实现。?      VHDL是一种全方位的硬件描述语言，包括从系统到电路的所有设计层次［6］。在描述风格上VHDL支持结构、数据流行和行为3种描述形式的混合描述，几乎覆盖了以往各种语句描述语言的功能。整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成［5］。本文应用HVDL设计以上提出的SD求和算法电路-SD加法器。? 　      表1中规定了以2为基数SD数ai的二进制表示方法，其中ai(1)是ai的符号，ai(0)是ai的绝地值。因此，以2为基数的p位SD数可由2p维向量表示：　      图2说明了上述算法所描述的?SD数求和过程。现在考虑基本运算单元SDFA，每一个SDFA中的ADD1都有8个二进制输入信号，可通过改变式(6)、(7)的条件减少输入信号。?　?   OR是逻辑或运算符，上式中由于abs（ai）≠abs(bi)，所以?T＝1时，（ai+bi)=-1,?TＬ＝1时(ai-1＋bi-1＋bi-1∈｛-1，0｝，条件的变化仍能确保mi和ci-1符号不同，si∈｛-1，0，1｝，因此ADD1的输入信号由8个减少到6个，简化了逻辑电路。根据以上描述的输入、输出信号之间的逻辑关系即可用VHDL在PLD上设计出SDFA的逻辑图［2］［5］。??4  结论?      本文提出的SD数表示方法，值域宽，表示灵活方便，基于SD数的求和算法速度高、电路简单，运算速度不受进位和操作数位数的限制，可实现高速求和运算。DSP系统中的数值计算和数据处理都是在求和运算基础上实现的，求和运算的速度直接影响整个系统的运行速度。因此，本文用VHDL在PLD上实现的SD加法器可同时满足DSP系统对灵活性和实时性的要求，在DSP领域中具有重要的实用价值。